厂里硬件高手谈PCB低功耗设计问题

发表时间:2020-09-10 13:30:10 人气:10

成都子程电子有一支10多年经验的工程师团队;我们的工程师将不定期的给大家pcb相关知识;我们厂的硬件工程师分享PCB低功耗设计问题。

问题1:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,可以以后再说吗?

答:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以好的办法是设成输出(当然外面不能接其它有驱动的信号)


问题2:这款FPGA还剩这么多门用不完,可尽情发挥吗?

答:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。


问题3:这些小芯片的功耗都很低,是不是不用考虑?

答:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可 驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。


问题4:存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。

答:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。


问题5:这些信号怎么都有过冲啊?只要匹配得好,就可消除了?

答:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得好。象TTL的输 出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号 在输出高电平和输出低电平时的输出阻抗并不相同,也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。


问题6:降低功耗都是硬件人员的事,与软件没关系?

答:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存 器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的献。


此文关键字: pcb设计